検索結果書誌詳細

書誌情報サマリ

書名

SystemVerilogによるモデリングと論理合成 ハードウェア記述言語による回路設計の基礎    

著者名 篠塚 一也/著
著者名ヨミ シノズカ カズヤ
出版者 共立出版
出版年月 2026.1


この資料に対する操作

カートに入れる を押すと この資料を 予約する候補として予約カートに追加します。

いますぐ予約する を押すと 認証後この資料をすぐに予約します。

この資料に対する操作

電子書籍を読むを押すと 電子図書館に移動しこの資料の電子書籍を読むことができます。


関連資料

この資料に関連する資料を 同じ著者 出版年 分類 件名 受賞などの切り口でご紹介します。

2026
549.7 549.7

蔵書情報

この資料の蔵書に関する統計情報です。現在の所蔵数 在庫数 予約数などを確認できます。

所蔵数 1 在庫数 1 予約数 0

マイ本棚へ追加ログインするとマイ本棚を利用できます。
本棚には資料を分類して集めておくことができます。本棚は最大10本棚まで登録できます。1つの本棚には最大100件まで登録できます。


資料情報

各蔵書資料に関する詳細情報です。

No. 所蔵館 資料番号 請求番号 配架場所 資料種別 帯出区分 貸出
1 三田図書館0214405953549.7/シ/新刊コーナ一般和書 

書誌詳細

この資料の書誌詳細情報です。

タイトルコード 1000002480092
書誌種別 図書
著者名 篠塚 一也/著
著者名ヨミ シノズカ カズヤ
出版者 共立出版
出版年月 2026.1
ページ数 12,227p
大きさ 26cm
ISBN 4-320-12592-6
分類記号 549.7
書名 SystemVerilogによるモデリングと論理合成 ハードウェア記述言語による回路設計の基礎    
書名ヨミ システム ヴェリログ ニ ヨル モデリング ト ロンリ ゴウセイ ハードウェア キジュツ ゲンゴ ニ ヨル カイロ セッケイ ノ キソ
副書名 ハードウェア記述言語による回路設計の基礎
副書名ヨミ ハードウェア キジュツ ゲンゴ ニ ヨル カイロ セッケイ ノ キソ
内容紹介 ハードウェア記述言語としてSystemVerilogを採用し、回路設計をするために必要な基礎知識と基礎技術を解説する。SystemVerilogによる適切なRTL表現を準備する習慣が自然と身に付くテキスト。
著者紹介 名古屋大学理学研究科数学研究生修了。自社アートグラフィックスのEDA製品開発を担当。著書に「実践UVM入門」など。
本体価格 ¥4600
一般件名 ハードウェア記述言語



内容細目表:


目次

前のページへ

本文はここまでです。


ページの終わりです。